在本周举行的IEDM2020上，IMEC展示了一种新颖的动态随机存取存储器（DRAM）单元架构，该架构实现了两个铟镓锌氧化物薄膜晶体管（IGZO-TFT），并且没有存储电容器。对于不同的单元大小，此2T0C（2晶体管0电容器）配置DRAM单元显示的保留时间超过400s，显着降低了存储器的刷新率和功耗。在BEOL中处理IGZO-TFT的能力减少了CELL的占地面积，并提供了堆叠单个CELL的可能性。这些突破性成果为低功耗和高密度单片3D-DRAM存储器铺平了道路。 （A）是2TOCDRAM单元的示意图，其中，存储元件是读取晶体管的氧化物电容器Cox。 （b）2TOCDRAM阵列在单个平面上的俯视示意图的示例。 A-A＆＃39;横截面方向表示，可以通过（c）堆叠2TOC单元的多层来增加阵列密度。将传统的1T1C（一个晶体管，一个电容器）DRAM扩展到超过32Gb的芯片密度面临着两个主要挑战。首先，缩放基于Si的阵列晶体管的难度使得在保持所需的关断电流和线路电阻的同时减小单元尺寸变得颇具挑战性。其次，3D集成和可扩展性（通向高密度DRAM的终极途径）受到对存储电容器需求的限制。 Imec提出了一种新颖的DRAM架构，可以解决这两个挑战，从而为低功耗高密度3D-DRAM存储器提供了一条扩展的途径。新架构实现了两个IGZO-TFT，它们以极低的关断电流而闻名，并且没有存储电容器。在这种2TOC配置中，读取晶体管的寄生电容用作存储元件。作为3x10-19A /？ m的极低（提取）的关断电流，所得到的DRAM单元的保留时间为“ 400s”。这些突破的结果是在300mm晶圆上加工的优化规模IGZO晶体管（栅极长度为45nm）上获得的。优化旨在抑制氧和氢缺陷对电流和阈值电压的影响，这是IGZO-TFT开发的主要挑战之一。 imec计划总监GouriSankarKar说，除了保留时间长之外，基于IGZO-TFT的DRAM单元还具有比当前DRAM技术更大的第二个优势。与Si不同，IGZO-TFT晶体管可以在相对较低的温度下制造，因此与BEOL工艺兼容。这使我们能够将DRAM存储单元的外围移动到存储阵列下方，从而显着降低了存储芯片的成本。占地；此外，BEOL处理还开辟了一种堆叠单个DRAM单元的方式，从而使3DDRAM体系结构成为可能。 IMEC的突破性解决方案将有助于拆除所谓的内存墙，使DRAM内存在诸如云计算和人工智能等苛刻的应用中继续发挥关键作用。