首先，让我们回顾一下如何确定系统是否为通用时钟。先前的博客文章提到，找到时钟树并确定时钟信号之间的关系是判断各种计时系统的关键。通用时钟系统通常具有一个外部晶振或外部晶振，然后通过一个时钟分配器将其连接到系统的驱动端和接收端（或者FPGA可以将不同的时钟直接输出到驱动端和接收端）。时钟线为了控制系统的时序，它称为通用时钟系统。通用时钟系统的另一个特殊情况是内部同步时钟系统。许多没有经验的工程师会误判内部同步时钟系统为源同步时序，并根据源同步时序执行等长控制，从而导致时序设计错误。内部同步时钟的时钟信号直接从驱动端发送到接收端。先前的博客文章提到通用时钟系统的时序裕度很小，无法持续增加频率的关键因素之一是Tco。由于工艺等因素，很难使此Tco太小。例如，SDRAM的Tco max是通用的。有5.4ns。内部同步时钟系统用内部Buffer代替了外部时钟驱动器，以便时钟信号上的Buffer和数据信号上的Buffer可以相互抵消以抵消最大和最小值之间的范围可以降低设备的Tco并提高时序裕度，从而使时序易于满足。图1中的同步时钟系统很容易与源同步混淆。实际上，通过掌握原理很容易区分它。源同步时序通常存在于系统时钟和数据组的选通信号中，例如DQ与DQS和CLK之间的关系。内部同步时钟只有一个时钟信号由驱动器端和接收端共享（在移动SDRAM中，信号名称为SDCK），因此内部同步时序在计算上与公共时钟类似，不同之处在于内部同步时钟在计算上与公共时钟相似。不等式中的变量TCLK_FT：时钟的飞行时间中同步时钟的时序计算公式为：（当时钟和数据沿相同方向传播时，它是正方向）Tco（max）+ Tflight （max）+ Tsetup-Tclk_ft + Tjitter + TmarginTco（min）+ Tflight（min）-Tclk_ft-Tmargin＆gt; Thold这样，通过调节Tclk_ft可以使时钟处于最佳位置。此方法还可以用于调整外部同步模式下的时序。在前面的案例中已经介绍了具体的调整方法，您可以参考它。摘要：从外部角度看，内部同步和源同步是相同的，但是两者的内部结构是不同的。源同步方法是在内部同步结构中在时钟信号的缓冲区之前添加一个寄存器，并且芯片内部的时钟处理和数据处理相同。这样，时钟可以随数据的速度而变化，并且始终位于数据的中间。内部同步时钟的本质仍然是通用时钟系统。时序计算与外部时钟的通用时钟系统相同，只是在计算结果的两端加或减了Tclk_ft。时序约束关系也是最大和最小总长度的方式，而不是相等长度的方式。内部同步时钟增加了时序裕量调整的手段，并且由于它抵消了Tco的影响，因此时序更容易满足。但是，时序计算方法较为复杂，需要设计工程师加以掌握。以上是同步时钟系统的介绍，请回去尝试一下。