对于MOSFET，米勒效应指的是在MOSFET开关过程中其输入和输出之间的分布电容（栅极-漏极电容），这将导致驱动信号形成平稳电压，这将导致开关时间变长，从而增加了开关损耗。 ，对MOS管的正常工作带来非常不利的影响。本文将根据在互联网上获得的相关信息并结合我自己的理解，分析MOS管的开发过程和Miller平台的形成。首先，让我们看一下MOSFET的简化结构：图1从图1可以看到MOSFET的结构：N沟道增强模式MOS晶体管使用低掺杂的P型硅晶片作为晶体管。衬底并使用扩散工艺制造两个高掺杂N +区域，引出两个电极，即源极s和漏极d，在半导体上形成一层SiO2绝缘层，然后在SiO2上形成一层金属铝，从电极上出来，作为栅极g。通常，基板和源被连接在一起以供使用。以此方式，栅极和衬底均等效于板，并且其间具有绝缘层，从而形成电容。当栅极-源极电压变化时，绝缘层附近的感应电荷量将发生变化，以控制漏极电流的大小。 MOSFET的寄生电容主要包括栅源电容（Cgs），栅漏电容（Cgd）和漏源电容（Cds）。图2是MOSFET的内部结构图和等效电路。图2 MOSFET的结构图和等效电路在通用器件手册中，将以以下形式给出MOSFET的寄生电容，而Miller平台的形成与MOSFET的寄生电容密不可分。下面介绍米勒平台的形成过程。考虑到感性负载的广泛应用，本文分析了带有感性负载的Miller平台的形成。由于MOS管的切换时间极短，电感电流可以认为是不变的（不了解的学生可以阅读上一篇文章/斜眼微笑）并将其视为恒定电流源。图3是MOS管导通时的栅极驱动电路以及电流和电压波形。图三栅极驱动电路及其波形组合图三，MOSFET的导通过程大致分为三个阶段。阶段t0-t1：从t0开始，栅极驱动电流为栅极-源极电容器Cgs充电。电容器两端的电压的电压Vgs从0V上升至Vgs（th）。在这段时间内，MOS管处于截止区域，并且Vds两端的电压保持不变。 Id为0。等效电路如图4所示：图4 t0- t1级t1-t2级的等效电路：从t1开始，因为Vgs超过MOS管的阈值电压，然后开始导通。因此，Id开始上升，并且随着流经续流二极管的电感器电流持续减小，在t2时，Id上升到与电感器电流相同，并且换向结束。在这段时间内，驱动电流仍仅对栅极-源极电容Cgs充电，其等效电路如图5所示：图5 t1-t2阶段的等效电路在t1-t2期间，作为电流Id上升，MOS管的漏极和源极之间的电压Vds将略有下降。在这个阶段，MOS管在饱和区工作。阶段t2-t3：从t2开始，随着MOSFET中的电流上升达到流过二极管的续流电流，MOS管两端的电压将缓慢下降，即Vds开始下降，而Vds和Vgs为相对于由源极s定义，Vds的减小就是漏极Vd的减小，这导致栅极驱动电流开始对Cgd充电。因为Cgd比Cgs大得多，所以此时驱动电流全部用于给Cgd充电。在这段时间中，栅极电压Vgs保持不变并且呈现出平稳期。该平台称为Miller平台。等效电路如图6所示：MOSFET进入Miller平台后，图6中t2-t3阶段的等效电路的漏源电压开始下降。这是因为在进入Miller平台之前，将漏源电压钳位以保持VDD。不变，MOS管的导通通道处于收缩状态。当MOSFET的电流和电感器电流相同时，MOSFET的漏极不再被钳位。这也意味着释放了由于被VDD钳位而导致的导电沟道的夹断状态，并且漏极s附近的沟道