对于本文将要讨论的所有噪声源，设计人员可能不知所措。
一种简单的方法是采用某种“推荐解决方案”。
但对于任何特定的设计要求，这不是最佳选择。
在所有器件特性中，噪声可能是一个特别具有挑战性和困难的设计主题。
这些挑战通常会导致一些传闻证据的设计规则，并在开发中反复出现反复试验和错误。
本文将解决相位噪声问题。
目的是阐明如何通过定量分析来围绕高速数模转换器中相位噪声的影响进行设计。
本文旨在获得“首次成功”。
设计方法，就是设计不多也不少，仅能满足相位噪声的要求。
从白板开始，首先考虑将DAC作为模块。
噪声可能来自内部，因为任何实际组件都会产生某种噪声。
它也可能来自外部噪声源。
外部噪声源可以进入DAC的任何外部连接，包括电源，时钟和数字接口。
图1显示了这些可能性。
下面将分别研究每个可能的噪声嫌疑人，以了解其重要性。
图1. DAC相位噪声源首先讨论数字接口，它恰好是最容易处理的。
数字I / O负责接收要在模拟域中输出的数字采样信号。
众所周知，如眼图所示，数字电路和接收到的波形都包含噪声。
从这个角度来看，相应的问题是：所有这些噪声和活动都可以渗透到DAC内部的不同区域并以相位噪声的形式出现吗？当然，数字接口可能会在其他地方引起噪声，但是这里需要考虑的是相位噪声。
为了证明是否需要考虑I / O，我们比较了数字接口打开和关闭时AD9162系列高速DAC器件的相位噪声。
当没有数字接口时，器件的NCO模式在内部生成波形，而DAC实际上成为DDS生成器。
图2显示了实验结果。
图2.不同插值期间的相位噪声相位噪声的峰值将根据接口的特定条件而变化。
现在，我们感兴趣的是，噪声和所有曲线都彼此重叠。
因此，对于该产品系列，尽管由于系统要求可能需要引起注意，但接口不是问题。
在发现无需担心接口后，我们感兴趣的下一个方面就是时钟。